组相联映射租号和组地址

主存与Cache间组相联映射计算？

32位按字编址(四字节)，2GB/4B=512M=2^29，那么主存地址29位。cache：256KB/(4*16B)=4k=2^12 组地址为12位块内地址：16=2^4 ,块内地址4位主存标记=29-12-4=13 位4567H=0100 0101 0110 0111后四位是块内地址 前12位是组地址映射到Cache为 0100 0101 0110= 456H 组

Cache与主存之间的全相联映射，直接映射和组相联映射的区别？

　　高速缓冲存储器是存在于主存与CPU之间的一级存储器， 由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。

Cache的功能是用来存放那些近期需要运行的指令与数据。目的是提高CPU对存储器的访问速度。为此需要解决2个技术问题：一是主存地址与缓存地址的映象及转换； 二是按一定原则对Cache的内容进行替换。　　Cache的结构和工作原理如图2.3.1所示。　　 　　 　　主要由三大部分组成： 　　Cache存储体：存放由主存调入的指令与数据块。　　地址转换部件：建立目录表以实现主存地址到缓存地址的转换。　　替换部件：在缓存已满时按一定策略进行数据块替换，并修改地址转换部件。　　2.3.2 地址映象与转换 　　地址映象是指某一数据在内存中的地址与在缓冲中的地址，两者之间的对应关系。下面介绍三种地址映象的方式。　　1.全相联方式 　　地址映象规则：主存的任意一块可以映象到Cache中的任意一块 　　(1) 主存与缓存分成相同大小的数据块。　　(2) 主存的某一数据块可以装入缓存的任意一块空间中。　　全相联方式的对应关系如图2.3.2所示。如果Cache的块数为Cb，主存的块数为Mb，则映象关系共有Cb×Mb种。

什么是是组相联映射？概括性一点的？

组相联映射是直接映射和相联映射方法的结合，它综合了直接映射结构简单和相联映射数据替换灵活的优点。在组相联映射的结构中，将Cache分为m组，每组r’行，主存中共有s个数据块，每s/r’个数据块可以分别装入某一相同行号的m个Cache行中。这样，既避免了由于主存块映射固定Cache行引起的Cache命中率低的不足，又减少了标记位的长度降低了比较电路的复杂性。

某计算机的cache采用四路组相联映射，已知cache容量为4kb，主存容量为1mb，每个字块32？

我把b当做Byte来算。4kb/32b=128个cacheline。共4组cacheset。组地址2位，组内块号7位。其实这问题本身就有问题，cache的访问是通过Tag和index，blockoffset来得到。

一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共几位，要详细分配？

20位。 先将Cache分组,组数=128/4=32，故Cache组地址占5位,块内地址占6位,块地址占两位，故Cache地址共5+6+2=13位。主存=16384*64=2^20字；故按字编制,主存地址为（20）位。 由于采用的是第一种组相连映射,即组相连映射关系为：i=j mod Q(i为Cache组号,j为主存块号,Q为Cache组数，故组地址为（5位）（如果按字节编址,块内地址位数增1,Cache地址位数增1,主存位数也增1） 。 如果采用第二种全相连映射方法,则先将主存按照Cache大小分区,共128个区,故区号占7位,再将每个区分组,每个区内的组数和Cache的组数相等（32组）故组地址占5位,每组有4个块,故块地址为2位。 块内地址同第一种全相连映射方法中块内地址长度相同,主存地址=区号+组号+组内块号+块内地址.故按字编址,主存地址=7+5+2+6=20（位）（按字节编址时块内地址为6位,故主存地址为21位）Cache地址=组号+组内块号+块内地址=5+2+6=13位（按字节编址时为14位）。